• Procesador LEON con buses de memoria, SPI, UART y temporizadores, sintetizado todo en una FPGA Xilinx Virtex 5, a 100MHz (TBC).
• Memoria RAM de al menos 8-16MB.
• RTC para mantener el reloj de la misión.
• Watchdog timer para recuperar fallos de software.
• El consumo promedio será a inferior a 3W.

COFINANCIADA POR
EL FONDO EUROPEO DE DESARROLLO
REGIONAL